三星HBM4E良率达70%，正式进入稳定区间

7月1日，财闻海外资讯消息，三星电子首席技术官兼半导体研究所所长在6月30日DS部门内部经营说明会上表示，HBM4E可靠性测试良率已提升至70%以上。业界普遍以80%以上为工艺成熟良率门槛，当前70%以上水平标志着HBM4E开发进程正式进入稳定区间。

同期，该负责人透露，下一代10纳米级第七代DRAM工艺（D1d）已取得对竞争对手的技术优势，并计划于今年11月完成生产准备认证（PRA）。三星同时重申，1.4nm工艺将按计划于2029年实现量产，改良版SF1.4+则规划于2030年投入量产。

此前三星已调整技术路线，将原2027年1.4nm量产目标延至2029年，其进度落后于台积电（2028年量产），但与英特尔（2029年量产）节奏相近。三星强调通过DTCO（设计工艺协同优化）持续提升PPA（功耗、性能、面积）指标，并已披露2nm全迭代路线（SF2、SF2P、SF2P+、SF2X），其中SF2P+目标2027–2028年量产，SF2X将聚焦AI与HPC领域。

此外，三星在先进制程生态中同步推进片上SRAM扩容，其4nm LPU芯片单片集成超500MB SRAM，显著优于英伟达Rubin GPU的128MB，助力AI运算性能与能效提升。